高周波PCB技術 - アンテナ効果とは

マクロの世界では、ラジオやテレビの信号はアンテナで集められていますが、私たちのチップの中では、長い金属線やポリシリコン（英語polysilicon）などの導体は、遊離電荷があると「アンテナ」antennaが収集し、アンテナが長いほど収集された電荷も多くなり、電荷が十分に多いと放電されます。

では、どこからこんなに多くの遊離電荷が来たのでしょうか。IC現代プロセスでよく使われる方法の1つはイオンエッチング（英語plasma etching）であり、この方法は物質を高度にイオン化して一定のエネルギー、そしてこの物質をwafer上にエッチングして、ある層を形成します。理論的にはwaferのイオン全体の対外電気性は中性を呈するべきで、つまり正イオンと負イオンはペアで出現するが、実際にはwaferに打ち込まれたイオンはペアではなく、これにより、遊離電荷が生じます。また、イオン注入（英語ion implanting）により、電荷の凝集を引き起こす可能性もあります。このように技術による影響を完全に除去することはできませんが、この影響はできるだけ減少した。

図１　半メッキ GPSアンテナモジュール多層基板

これらの電気はどこに置きますか。CMOSプロセスでは、P型基板が接地されることを知っています。電荷を集めた導体と基板との間に電気的な通路があれば、これらの電荷は基板に走ってしまうので、影響はありません。もしこの通路が存在しなければ、これらの電荷はまだ放電するのであれば、どこで放電するとどこに取り返しのつかない結果をもたらすのか、一般的には、傷つきやすいところがgate oxideです。

通常、1つのチップでアンテナ効果「英語antenna effect」が発生できる数を測定するには、アンテナ比「英語antenna ratio」を使用します。アンテナ比「英語antenna ratio」の定義は、いわゆる「アンテナ」を構成する導体（一般にはmetal）の面積と接続されているgate oxideの面積の比率です。この比率が大きいほど、発生しやすくなります。アンテナ比の値の定義はプロセスとラインに関係しており、経験値は300：1です。私たちはこの値はDRCで保証できます。技術の発展に伴い、gateのサイズはますます。小さく、metalの層数が多くなるほど、アンテナ効果が発生する可能性が高くなるため、0.4 um/DMSP/TMSP以上のプロセスは、一般的にアンテナ効果（英語antenna effect）をあまり考慮せず、0.25 um以下のプロセスでは、この問題を考慮しなければなりません。