PCB技術 - 高速PCBにおける高速信号完全性設計

集積回路の出力スイッチング速度の向上とPCBボード密度の増加に伴い、信号完全性（Signal integrity、SI）は高速PCB設計において関心を持たなければならない問題の1つとなっている。デバイスとPCBボードのパラメータ、デバイスのPCBボード上のレイアウト、高速信号の配線などの要素は、高速信号の完全性の問題を引き起こし、システムの動作が不安定になり、完全に動作しなくなる。

時代が急速に発展するにつれて、ますます多くの製品やシステムはますます厳格な効能要求と日増しに増加する資料処理量に直面する必要があり、これにより高速PCB設計は現在のPCBエンジニアが身につけなければならないステップアップスキルの一つになりつつある。

高速PCB設計

良好な高速信号完全性とは、信号が必要なときに正確なタイミングと電圧レベルの数値で応答できることを意味します。逆に、信号が正常に応答できない場合、信号完全性の問題が発生します。

高速信号整合性の問題は、信号歪み、タイミングエラー、不正データ、アドレス、制御線、およびシステムの誤動作、さらにはシステムのクラッシュを引き起こすか、直接にもたらすことがあります。

PCBの高速信号完全性の問題には、主に信号反射、クロストーク、信号遅延、タイミングエラーが含まれる。

1、PCB高速信号整合性問題-反射

信号が伝送路を伝送する際、高速PCB伝送路の特徴的なインピーダンスが信号のソースインピーダンスまたは負荷インピーダンスと一致しない場合、信号は反射し、信号波形にオーバーシュート、アンダーシュート、それによるリンギング現象を発生させる。

オーバーシュート（Overs hoot）とは、信号ホッピングの最初のピーク（または谷）を意味し、電源レベルの上または基準グラウンドレベルの下の追加の電圧効果である。

アンダーシュート（Unders hoot）とは、信号ホッピングの次の谷（またはピーク）を指します。過大なオーバーシュート電圧は常に長期的に衝撃するとデバイスの損傷をもたらし、ダウンシュートはノイズマージンを低下させ、リンギングは信号の安定に必要な時間を追加し、それによってシステムのタイミングに影響を与える。

2、PCB高速信号の完全性問題-クロストーク

PCBにおいて、クロストークとは、信号が伝送路を伝送する際に、電磁エネルギーが相互容量と相互誘導結合を介して隣接する伝送路に対して発生する望ましくない雑音干渉であり、異なる構造に起因する電磁場の同一領域での相互作用によって発生する。相互容量化は結合電流を開始し、容量性クロストークと呼ばれる。相互誘導により結合電圧が発生し、感性クロストークと呼ばれる。PCBでは、クロストークは引き廻し長さ、信号線間隔、および基準地表面の状況などに関係している。

3、PCB高速信号完全性問題-信号遅延とタイミングエラー

信号はPCBの導線上で限られた速度で伝送され、信号は駆動端から送信されて受信端に到達し、その間に伝送遅延が存在する。信号遅延が多すぎたり、信号遅延が一致しなかったりすると、タイミングエラーや論理デバイスの機能が混乱する可能性があります。

高速PCB

高速信号の完全性を確保するPCB設計方法

PCB設計の過程で信号の完全性をよりよく確保するためには、以下のいくつかの点から考えることができる。

1、回路設計上の考慮。同期切替出力の数を制御し、各ユニットの最大エッジレート（dI/dtとdV/dt）を制御することにより、最小かつ許容可能なエッジレートを得ることができる。クロックドライバなどの高出力機能ブロックの差動信号を選択します。伝送路に受動素子（抵抗、容量など）を終端させ、伝送路と負荷とのインピーダンス整合を実現する。

2、平行配線の引き廻し長さを最小化する。

3、部品の配置はI/O相互接続の中間面とその他の干渉や結合の影響を受けやすい領域から離れ、できるだけ部品間の配置間隔を小さくしなければならない。

4、信号の引き廻しから基準平面までの距離間隔を短縮する。

5、引き廻しインピーダンスと信号駆動レベルを下げる。

6、端末マッチング。端末整合回路または整合素子を新たに追加することができる。

7、互いに平行な引き廻し配線を避け、引き廻し間に十分な引き廻し間隔を提供し、誘導結合を減少する。

高速信号完全性は高速PCB設計において無視できない重要な概念であり、高速PCBが良好な高速信号完全性を持つことを保証するために、PCBエンジニアは多種の影響要素を総合し、合理的に配置し、配線し、それによって製品の効率を高める必要がある。