PCB技術 - ウエハ レベル パッケージの全体的なプロセスはどのようなものですか。

➤パッケージ（Package）：チップ工場で生産されたウエハ、プラスチック、セラミックス、金属シェルを包装して、チップが作業時に外部の水蒸気、ほこり、静電気などの影響を受けないように保護して、パッケージの材質はコストと放熱の効果を考慮しなければならない。

➤テスト（Test）：製造したチップを受け入れテストを行い、チップが正常に動作するかどうかを検査して、各チップの信頼度と良率を確定する。通常、包装する前にまずテストして、不良チップを除去して、包装したチップだけを包装して、包装後にまたテストして、包装過程に問題が発生するかどうかを確定する。パッケージとテストのプロセスパッケージ、テストパッケージとテストは多くのステップが交差して行われ、異なる積体回路にも異なる順序がある可能性があり、一般的に積体回路のパッケージとテストステップは以下の通りである。ウエハ レベル パッケージ

➤カプセル化前試験カプセル化前に「プローブカード（Probe card）」で結晶粒（Die）の電気的試験を行った。プロセスはプローブカードの外観構造である。積層回路のパッケージ前テストは、テスト用の電気信号をプローブカードのピンを介して金属粘着パッド（Bond pad）に入力し、結晶粒内のCMOSに流し、数百万個のCMOS演算を経た結果を別のピンから出力する。私たちはこれらの出力された電気信号から結晶粒が正常に動作しているかどうかを判断し、正常な結晶粒をテストしてパッケージを行い、正常でなければ赤インクのマークを付けることができます。

➤レーザーの補修及び補修後の試験一般的な結晶粒には記憶体が含まれており、これらの記憶体を含む結晶粒には一般的に「予備記憶体」が含まれており、試験時に記憶体の故障が発見されれば、遠赤外線レーザーで対応する金属導線を切断し、故障記憶体の代わりに予備記憶体を使用して、再度試験を行う。テストが正常に再パッケージングされている場合、正常でない場合はパッケージングせずに赤色インクマークを付けます。

➤結晶粒切断及び粘晶（Die dicing and mount）ダイヤモンドナイフで結晶粒上の結晶粒を結晶粒切断線に沿って切断し、1粒の正方形のウエハ（Chip）を形成し、更にウエハをエポキシ樹脂（Epoxy）でプラスチック又はセラミックスのパッケージケース内に貼り付ける、エポキシ樹脂は通称「強力ゲル」と呼ばれているので、粘晶は実は強力ゲルでウエハを固定している。

➤打線パッケージは、機械鋼ノズルで金線の一端をウェハの周囲の「粘着パッド（Bond pad）」に加圧打設し、他端をワイヤフレームの「金属ピン」に加圧打設し、電気信号を地下室のCMOSで演算を終えて最上階の粘着パッドに送り、金線を介してワイヤフレームの金属ピンに接続する。ウエハ レベル パッケージ

➤封止ゴム（Molding）は線を打った後のウエハとピンを鋳型内に置き、エポキシ樹脂を注入してからベーキング硬化させてウエハを密封包装し、封止ハウジングは必ず保謢と放熱作用を持っていなければならない。封止の動作は実際にはウエハを完全に被覆し、外部の水気と汚染を遮断し、ウエハを保護する目的を達成することである。

➤剪断成形（Triming and forming）機械工具を用いて余分なエポキシ樹脂を除去し、プラスチックハウジングを所望の形状に剪断成形し、剪断成形後に積層回路（IC）を得ることができる。

➤仮焼前試験（Pre-burn-in test）仮焼前試験の目的は、仮焼時に短絡や大電流によって他の正常な素子の動作に影響を与えないようにするとともに、故障した積回路を先に選別することができ、これらの故障した積回路は仮焼を行う必要はない。

➤仮焼（Burn-in）仮焼は、積層体回路を高温と高電圧の厳しい条件下で動作させ、不良な素子を「早期故障（Early failure）」させることである。例えば、ある積層回路の中にはいくつかの多層金属導線や金属柱（Via）の製作不良があり、顧客に販売してから1ヶ月で故障する可能性があり、このような状況が多すぎると会社の名誉が損なわれ、返品しても金銭的損失をもたらす可能性があるため、積層回路の出荷前に高温と高電圧の厳しい条件で作業し、不良な製品を早期に故障させ、先に選別してしまう。ウエハ レベル パッケージ

➤全機能試験（Final test）全機能試験には規格に適合した完全試験と精密なタイミングパラメータ試験などが含まれ、積体回路が出荷基準に適合することを確保する。

➤レーザー印字（Marking）製品の製造工場、品名、ロット番号と製造年月日などの情報をレーザーでパッケージ筐体の表面に印刷し、識別マークとして、レーザーは高エネルギーのビームであり、文字をパッケージ筐体に直接書き込むことができる。

➤積層回路のカプセル化後のテストは、テスト用の電気信号を、ワイヤフレーム上の金属ピンを介して積層回路に入力し、さらに金線を介して粘着パッドに転送し、さらにウェハ内のCMOSに流入し、数百万個のCMOS演算を経た結果を別の粘着パッドから送出し、最後に別の金線を介してワイヤフレーム上の別の金属ピン出力に転送し、これらの出力された電気信号から積算回路が正常に動作しているかどうかを判断することができます。