PCBニュース - [pcb設計]ddr3は定格周波数で動作しないの事例共有する

　いくつかのddr3シリーズの記事では、いくつかの事例がこの問題を扱っていますが、それはこのテーマを紹介するために書かれているだけで、やめるために書かれています。事例である以上、問題の経緯をきちんと説明しなければなりません。この場合の問題は
あるお客様は、単板を持っていて機能を増やしたいので、小さい板から大きな板に変えたいと思っていたのですが、コスト面で8層の板を6層の板に変えました。ボードができたら、実際のテストではddr3になります。これまでの8層の基板では533 mhzで安定動作していたが,400 mhzまでの周波数ダウンしか安定動作しなかった。2つのバージョンの電源は基本的に同じで、マスターチップとddr3チップのモデルとロットも同じです。お客様も経験豊富です。ドライバやodtの調整など、いろいろ試してみたが改善されなかった。その後、彼らは私たちを見つけた。
原因分析:一般的にddr3が定格周波数以下で動作する最も直接的な要因はタイミングであることはよく知られています。時間的余裕が小さいか足りないかで、システムが不安定になったり、まったく動かなくなったりすることがあります。ddr3のタイミングに影響を与える主な要因は,電源ノイズ,クロストーク,等長マッチング,信号品質などである。上記の点に問題がない限り、ddr3の問題は相対的に少ないでしょう(ハードウェアの原理とソフトウェアの構成に問題がないことが前提です)。以下では、個別の要因を見ていきましょう。このような場合には、消元法を使うとよいでしょう。
電源ノイズ:容量分布はほぼ0.1 ufです。他にコンデンサはありません。低周波数では大きな容量をいくつか増やすことが望ましい。ただし,テスト電源ノイズは20 mv程度と比較的小さいため,電源ノイズの影響を初期的に取り除くことができる。
クロストーク問題:データ信号間隔は10.55mil、アドレス信号は10mil;信号間隔は2 h (w)、線中心距離は3 h (w)であり、空間的に余裕があれば、間隔を適切に広げてもよい。
・アドレス信号の平均全長は、2000milから400milの分岐長を1つ減算したものである。マスターの1粒子に対する長さが1600milであるのに対し、データ信号の最短長さは550milであることが概して知られている。差が大きく、1000milを超える。
これがフロントバージョンとバックバージョンの大きな違いです。プレイングコーチチップは、読み書きバランス機能がないため、そして昔の8階の板から6階の板に変え、配線空間の減少により、我々のエンジニアにすぎなくて。巻線時には、システムが自動的にデータとクロックのズレを調整できず、結果的にタイミングマージンが不足してしまいます。これはddr3運行より総額周波数の主要原因。