PCBニュース - PCB設計におけるクロストークを防ぐための3Wルール

 PCB設計におけるクロストークを防ぐための3Wルール

クロストークとは、主に並列ライン間の分散容量とインダクタンスが原因で、長い並列配線によって引き起こされるPCB上の異なるネットワーク間の相互干渉を指します。クロストークを克服するための主な対策は次のとおり
です。並列配線の間隔を広げ、3Wルールに従います。
接地されたアイソレータを平行線の間に挿入します。
配線層とグランドプレーン間の距離を短くしてください。

3Wルール

ライン間のクロストークを減らすには、ライン間隔を十分に大きくする必要があります。線の中心間隔が線幅の3倍以上の場合、3Wルールと呼ばれる相互干渉なしに電界の70％を維持できます。互いに干渉しない98％の電界を実現するには、 10Wの間隔を使用できます。

実際のPCB設計では、3Wルールはクロストークを回避するという要件を完全に満たすことができません。

実際の経験によると、シールドグラウンドがない場合、クロストークを防ぐために上に印刷された信号ライン間のLCM距離よりも大きいため、PCB回路配線では、ノイズ信号（クロックラインなど）とノイズ信号が必要です。 EFTlBでは、クロストークの発生を防ぐために、「ダーティ」や「クリーン」などのESD干渉をインラインで保護し、3 wルールの使用を強制するだけでなく、グラウンドパケット処理をシールドする必要があります。 。

また、考慮すべきPCB、PCB設計とレイアウトでのクロストークを回避するための例：

1.ロジックデバイスシリーズを機能に応じて分類し、バス構造を厳密に制御します。
2.コンポーネント間の物理的な距離を最小限に抑えます。
3.高速信号線およびコンポーネント（水晶発振器など）は、I /（）相互接続インターフェイスおよびデータの干渉や結合の影響を受けやすいその他の領域から遠ざける必要があります。
4.高速回線用の正しい端子を用意します。
5.長距離の並列配線を避け、誘導結合を最小限に抑えるために配線間に十分な間隔を空けてください。
6.隣接する層（マイクロストリップまたはストリップ）の配線は、層間の静電容量結合を防ぐために、互いに垂直にする必要があります。
7.信号とグランドプレーン間の距離を短くします。
8.高ノイズの放射源（クロック、I / O、高速相互接続）を分離して分離すると、さまざまな信号がさまざまなレイヤーに分散されます。
9.信号線間の距離をできるだけ長くします。これにより、容量性クロストークを効果的に減らすことができます。
10.リードインダクタンスを減らし、回路で非常に高インピーダンスの負荷と非常に低インピーダンスの負荷を使用しないようにします。アナログ回路の負荷インピーダンスをloQ〜lokQの間で安定させてください。高インピーダンス負荷は容量性クロストークを増加させるため、非常に高いインピーダンス負荷が使用されると、高い動作電圧のために容量性クロストークが増加しますが、非常に低いインピーダンス負荷が使用されると、高い動作電流のために誘導性クロストークが増加します。
11.PCBの内層に高速周期信号を配置します。
12.インピーダンス整合技術を使用して、BT信号の整合性を確保し、オーバーシュートを防止します。
13.立ち上がりエッジが速い（tr≤3ns）信号に注意を払い、グラウンドのクロストーク防止処理を実行し、EFTlBまたはESDによって妨害され、PCBのエッジでフィルタリングされていない信号ラインを配置します。
14.可能な限りグランドプレーンを使用します。グランドプレーンを使用する信号線は、グランドプレーンを使用しない信号線と比較して15〜20dBの減衰が得られます。
15.信号高周波信号と高感度信号はグランド処理に含まれ、ダブルパネルのグランドカバー技術を使用することで10〜15dBの減衰が得られます。
16.バランスライン、シールドライン、または同軸ラインを使用します。
17.ハラスメント信号ラインとセンシティブラインをフィルタリングします。
18.層と配線の合理的な設定、配線層と配線間隔の合理的な設定、並列信号の長さの短縮、信号層と平面層の間の間隔の縮小、信号線間の間隔の拡大、および長さの短縮（キー長の範囲内の）並列信号線の数は、クロストークを効果的に減らすことができます。